PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-315923

(43)Date of publication of application: 14.11.2000

(51)Int.CI.

H₀3F 3/08 H₀3F HO3G HO3G H04B 10/28 H04B 10/26 H04B 10/14 H04B 10/04 H04B 10/06

(21)Application number: 11-123890

(71)Applicant: NEC CORP

(22)Date of filing:

30.04.1999


(72)Inventor: YANAGISAWA HIROKI

(54) BURST LIGHT RECEIVING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent generation of waveform distortion in an outputted signal even when a power level of an inputted light signal is large by turning at least one of two transistors on according to a value of the outputted signal of a transformer impedance amplifier.

SOLUTION: When an inputted cussent lin becomes higher than a second reference current, the outputted voltage Vout of the transformer impedance amplifier 2 exceeds a second reference voltage V2 and the output of a second comparator 4 becomes a high level. In accordance with this, the Q terminal of a second flipflop circuit 6 changes to a high level as well and a third MOS transistor TR2 becomes an ON state. Thus, the feedback resistor of the transformer impedance amplifier 2 becomes equivalent to the parallel resistor of a first feedback resistor R1, a second feedback resistor R3 and a third feedback resistor R4. Such operation is performed for the initial one bit after the reset signal is inputted in respective R terminals of the first and second flip-flop circuits 5. 6.



LEGAL STATUS

[Date of request for examination]

24.03.2000

[Date of sending the examiner's decision of rejection]

27.06.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

開2000—315923

(P2000-315923A)

(43)公開日 平成12年11月14日(2000.11.14)

(51)Int.Cl. ⁷	識別記号	F	I			テーマコード (参考
H03F 3/08		но	3F 3/08		5J0	•
1/32			1/32		5J0	92
H03G 3/20		но	3G 3/20		D 5J1	00
3/30	•	•	3/30		B 5K0	02
H04B 10/28		но	4B 9/00		. Y	
		審查請求	有 請求項の数7	OL	(全9頁)	最終頁に続く

(21)出願番号

特願平11-123890

(22)出願日

平成11年4月30日(1999.4.30)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 柳沢 宏樹

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096105

弁理士 天野 広


最終頁に続く

(54) 【発明の名称】バースト光受信回路

(57)【要約】

【課題】バースト光受信回路に入力される光信号のパワ ーレベルが大きい場合であっても、出力信号に波形歪み が発生しないようにする。

【解決手段】トランスインピーダンスアンプ2に並列に 複数個の帰還抵抗R1、R2、R3を接続させ、帰還抵 抗R2、R3にはトランジスタTR1、TR2をそれぞ れ直列に接続させる。コンパレータ3、4及びフリップ ・フロップ回路5、6によって、入力光信号のパワーレ ベルに応じて、トランジスタTR1、TR2をオン・オ フ制御し、トランスインヒーダンスアンプ2に対する総 帰還抵抗をR1、R1とR3との並列抵抗、R1とR3 とR4との並列抵抗の3値の間で切り替える。



【特許請求の範囲】

【請求項1】 受信した光信号を電流に変換する受光素 子と、

前記電流を電圧信号に変換するトランスインピーダンス アンプと、

前記トランスインピーダンスアンプに並列に接続された 第一の帰還抵抗と、

前記トランスインビーダンスアンプに並列に接続された ダイオードと、

前記トランスインビーダンスアンプに並列に接続されて 10 いる第二の帰還抵抗と、

前記第二の帰還抵抗に直列に接続されている第二のトランジスタと、

前記トランスインビーダンスアンプに並列に接続されて いる第三の帰還抵抗と、

前記第三の帰還抵抗に直列に接続されている第三のトランジスタと、

前記トランスインピーダンスアンプの出力信号の値に応 じて前記第二又は第三のトランジスタのうちの少なくと も1個をオンとするオン・オフ切替手段と、

を備えるパースト光受信回路。

【請求項2】 前記オン・オフ切替手段は、

前記トランスインピーダンスアンプの出力信号と第一の 基準電圧とを比較する第一のコンパレータと、

前記トランスインビーダンスアンプの出力信号と第二の 基準電圧とを比較する第二のコンパレータと、

前記第一のコンパレータの出力に応じて前記第二のトランジスタをオン・オフする第一の制御回路と、

前記第二のコンパレータの出力に応じて前記第三のトランジスタをオン・オフする第二の制御回路と、

からなるものであることを特徴とする請求項1に記載の パースト光受信回路。

【請求項3】 受信した光信号を電流に変換する受光素子と、

前記電流を電圧信号に変換するトランスインビーダンスアンプと、

前記トランスインピーダンスアンプに並列に接続された 第一の帰還抵抗と、

前記トランスインピーダンスアンプに並列に接続された ダイオードと、

前記トランスインビーダンスアンプに並列に接続されて いる第二の帰還抵抗と、

前記第二の帰還抵抗に直列に接続されている第二のトランジスタと、

前記トランスインピーダンスアンプにそれぞれ並列に接 続されている第三の帰還抵抗と、

前記第三の帰還抵抗に直列に接続されている第三のトランジスタと、

前記トランスインビーダンスアンプに並列に接続されて いる第四の帰還抵抗と、 前記第四の帰還抵抗に直列に接続されている第四のトランジスタと、

前記トランスインビーダンスアンプの出力信号の値に応じて前記第二乃至第四のトランジスタのうちの少なくとも 1 個をオンとするオン・オフ切替手段と、

を備えるバースト光受信回路。

【請求項4】 前記オン・オフ切替手段は、

前記トランスインビーダンスアンプの出力信号と第一の 基準電圧とを比較する第一のコンパレータと、

10 前記トランスインピーダンスアンプの出力信号と第二の 基準電圧とを比較する第二のコンパレータと、

前記トランスインビーダンスアンプの出力信号と第三の 基準電圧とを比較する第三のコンパレータと、

前記第一のコンパレータの出力に応じて前記第二のトランジスタをオン・オフする第一の制御回路と、

前記第二のコンパレータの出力に応じて前記第三のトランジスタをオン・オフする第二の制御回路と、

前記第三のコンパレータの出力に応じて前記第四のトランジスタをオン・オフする第三の制御回路と、

20 からなるものであることを特徴とする請求項3に記載の パースト光受信回路。

【請求項5】 受信した光信号を電流に変換する受光素子と、

前記電流を電圧信号に変換するトランスインピーダンス アンプと、

前記トランスインピーダンスアンプに並列に接続された 第一の帰還抵抗と、

前記トランスインピーダンスアンプに並列に接続された ダイオードと、

30 前記トランスインビーダンスアンプにそれぞれ並列に接続されている第二乃至第Nの帰還抵抗(Nは2以上の正の整数)と、

前記第二乃至第Nの帰還抵抗の各々に直列に接続されている第二乃至第Nのトランジスタと、

前記トランスインピーダンスアンプの出力信号の値に応じて前記第二乃至第Nのトランジスタのうちの少なくとも1個をオンとするオン・オフ切替手段と、

を備えるパースト光受信回路。

【請求項6】 前記オン・オフ切替手段は、

40 前記トランスインピーダンスアンプの出力信号と各基準 電圧とを比較する (N-1) 個のコンパレータと、

前記コンパレータの出力に応じて前記第二乃至第Nのトランジスタのうちの対応するトランジスタをオン・オフする (N-1) 個の制御回路と、

からなるものであることを特徴とする請求項5に記載の パースト光受信回路。

【請求項7】 前記制御回路はフリップ・フロップ回路 であることを特徴とする請求項1乃至6の何れか一項に 記載のバースト光受信回路。

50 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はバースト光受信回路 に関し、特に、入力された光信号に応じて、トランスイ ンヒーダンスアンプに対する帰還抵抗の値を切り替える ことができるバースト光受信回路に関する。

[0002]

ル差は大きくなる。

【従来の技術】図7に従来のPON (Passive Optical Network) の一例を示す。

【0003】従来のPONシステムにおいては、各加入 者21a、21b、21cからの光信号22a、22 b、22cは時分割多重され、ある決まったセル単位で 局舎23の方向(「上り方向」と呼ぶ)に伝送される。 各加入者21a、21b、21cまでの伝送距離はそれ ぞれ異なるので、上り方向の光信号22a、22b、2 2 cは、パワーレベルの異なるパースト列24となる。 【0004】経済的なPONシステムを構築するために は、近端の加入者から遠端の加入者まで幅広く収容する 必要がある。この結果、各パースト信号間のパワーレベ

受信器 (図示せず) は、幅広いダイナミックレンジを有 することが要求される。

【0006】図5に、局舎23に設置されるパースト光 受信回路の一例を示す。このバースト光受信回路は、受 信した光信号を電流に変換する受光素子31と、受光素 子31からの電流を電圧信号に変換するトランスインビ ーダンスアンプ32と、トランスインピーダンスアンプ 32に並列に接続された帰還抵抗R1と、トランスイン ピーダンスアンプ32に並列に接続された抵抗R2と、 抵抗R2に直列に接続されているダイオードRCと、か 30 らなる。

【0007】この従来のパースト光受信回路において は、大きな光信号が入力されたときには、過剰電流を帰 還抵抗R1と並列に接続されているダイオードRCに逃 がすことにより、トランスインピーダンスアンプ32へ の過負荷を防止していた。

[0008]

【発明が解決しようとする課題】しかしながら、この従 来のバースト光受信回路においては、トランスインヒー ダンスアンプ32への入力信号 Iinのハイレベル側がリ ミッティングされるため、図6に示すように、入力され る光信号のパワーレベルが大きい場合に、出力信号Vou tの波形に歪みが発生するという問題があった。

【0009】入力光信号の消光比劣化などに起因し<u>てオ</u> フセット電流 (Ios) が存在する場合には、特に、波形 歪みの影響を受けていた。

【0010】図5に示したバースト光受信回路の他にも 多くのバースト光受信回路がこれまでに提案されてい

【0011】例えば、特公平5-48964号公報は、

増幅器と、この増幅器に対して二つの帰還インヒーダン ス要素と、を備えるパースト光受信回路を提案してい

【0012】また、特開平8-331064号公報及び 特開平10-256840号公報は、バースト信号を含 む任意パターンの論理信号データに対して、その振幅に かかわらず、入力波形と同じ波形を識別再生することが できるパースト光受信回路を提案している。

【0013】しかしながら、これらの公報に提案されて 10 いるパースト光受信回路は、何れも、図5に示したパー スト光受信回路と同様に、出力信号Voutの波形に歪み が発生するという問題を有している。

【0014】本発明は、このような従来のバースト光受 信回路における問題点に鑑みてなされたものであり、人 力される光信号のパワーレベルが大きい場合であって も、出力信号に波形歪みが発生しないバースト光受信回 路を提供することを目的とする。

[0015]

【課題を解決するための手段】本発明は、この目的を達 【0005】従って、局舎23に設置されるバースト光 20 成するため、バースト信号のパワーレベルに応じて、ト ランスインピーダンスアンプに対する帰還利得を瞬時に 切り換えることができるパースト光受信回路を提供す

> 【0016】具体的には、本発明は、請求項1におい て、受信した光信号を電流に変換する受光素子と、電流 を電圧信号に変換するトランスインピーダンスアンプ と、トランスインピーダンスアンプに並列に接続された 第一の帰還抵抗と、トランスインピーダンスアンプに並 列に接続されたダイオードと、トランスインピーダンス アンプに並列に接続されている第二の帰還抵抗と、第二 の帰還抵抗に直列に接続されている第二のトランジスタ と、トランスインピーダンスアンプに並列に接続されて いる第三の帰還抵抗と、第三の帰還抵抗に直列に接続さ れている第三のトランジスタと、トランスインヒーダン スアンプの出力信号の値に応じて第二又は第三のトラン ジスタのうちの少なくとも1個をオンとするオン・オフ 切替手段と、を備えるバースト光受信回路を提供する。 【0017】オン・オフ切替手段は、請求項2に記載さ れているように、例えば、トランスインピーダンスアン プの出力信号と第一の基準電圧とを比較する第一のコン バレータと、トランスインピーダンスアンプの出力信号 と第二の基準電圧とを比較する第二のコンパレータと、 第一のコンパレータの出力に応じて第二のトランジスタ をオン・オフする第一の制御回路と、第二のコンパレー 夕の出力に応じて第三のトランジスタをオン・オフする 第二の制御回路と、から構成することが可能である。 【0018】また、本発明は、請求項3に記載されてい

るように、受信した光信号を電流に変換する受光素子 と、電流を電圧信号に変換するトランスインピーダンス 50 アンプと、トランスインピーダンスアンプに並列に接続 された第一の帰還抵抗と、トランスインピーダンスアンプに並列に接続されたダイオードと、トランスインピーダンスアンプに並列に接続されている第二の帰還抵抗と、第二の帰還抵抗に直列に接続されている第二のトランジスタと、トランスインピーダンスアンプに並列に接続されている第三の帰還抵抗と、第三の帰還抵抗に直列に接続されている第三のトランジスタと、トランスインピーダンスアンプにそれぞれ並列に接続されている第四の帰還抵抗と、第四の帰還抵抗に直列に接続されている第四の帰還抵抗と、第四の帰還抵抗に直列に接続されている第四のトランジスタと、トランスインピーダンスアンプ10の出力信号の値に応じて第二乃至第四のトランジスタのうちの少なくとも1個をオンとするオン・オフ切替手段と、を備えるバースト光受信回路を提供する。

【0019】このバースト光受信回路におけるオン・オフ切替手段は、例えば、請求項4に記載されているように、トランスインビーダンスアンプの出力信号と第一の基準電圧とを比較する第一のコンバレータと、トランスインビーダンスアンプの出力信号と第二の基準電圧とを比較する第二のコンバレータと、トランスインビーダンスアンプの出力信号と第三の基準電圧とを比較する第三 20のコンバレータと、第一のコンバレータの出力に応じて第二のトランジスタをオン・オフする第一の制御回路と、第二のコンバレータの出力に応じて第三のトランジスタをオン・オフする第二の制御回路と、第三のコンバレータの出力に応じて第四のトランジスタをオン・オフする第三の制御回路と、から構成することができる。

【0020】また、本発明は、請求項5において、受信した光信号を電流に変換する受光素子と、電流を電圧信号に変換するトランスインビーダンスアンプと、トランスインビーダンスアンプに並列に接続された第一の帰還30抵抗と、トランスインビーダンスアンプに並列に接続されたダイオードと、トランスインビーダンスアンプにそれぞれ並列に接続されている第二乃至第Nの帰還抵抗

(Nは2以上の正の整数)と、第二乃至第Nの帰還抵抗の各々に直列に接続されている第二乃至第Nのトランジスタと、トランスインピーダンスアンプの出力信号の値に応じて第二乃至第Nのトランジスタのうちの少なくとも1個をオンとするオン・オフ切替手段と、を備えるパースト光受信回路を提供する。

【0021】このバースト光受信回路におけるオン・オ 40 フ切替手段は、例えば、請求項6に記載されているように、トランスインビーダンスアンプの出力信号と各基準電圧とを比較する(N-1)個のコンパレータと、コンパレータの出力に応じて第二乃至第Nのトランジスタのうちの対応するトランジスタをオン・オフする(N-1)個の制御回路と、から構成することができる。

【0022】制御回路としては、例えば、請求項7に記載されているように、フリップ・フロップ回路を用いることができる。

[0.023]

【発明の実施の形態】 第一の実施形態 図1は、本発明の第一の実施形態に係るパースト光受信回路のブロック図である。

【0024】本実施形態に係るバースト光受信回路は、 受信した光信号を電流 I inに変換する受光素子1と、電 流 I inを電圧信号に変換するトランスインピーダンスア ンプ2と、トランスインピーダンスアンプ2に並列に接 続された第一の帰還抵抗R1と、トランスインビーダン スアンプ2に並列に接続された抵抗R2と、抵抗R2に 直列に接続されたダイオードRCと、トランスインピー ダンスアンプ2に並列に接続されている第二の帰還抵抗 R3と、ドレイン・ソース端子を介して第二の帰還抵抗 R3に直列に接続されている第二のMOSトランジスタ TR1(「第二の」帰還抵抗の番号に合わせて「第二」 のMOSトランジスタとする。第一のMOSトランジス 夕は存在しない。)と、トランスインピーダンスアンプ 2に並列に接続されている第三の帰還抵抗R4と、ドレ イン・ソース端子を介して第三の帰還抵抗R4に直列に 接続されている第三のMOSトランジスタTR2と、ト ランスインピーダンスアンプ2の出力信号の値に応じ て、第二のMOSトランジスタTR1のみ、又は、第二 のMOSトランジスタTR1と第三のMOSトランジス タTR2との双方をオンとするオン・オフ切替手段と、 を備えている。

【0025】ダイオードRCのカソード端子は、トランスインピーダンスアンプ2の出力端子と共通である。 【0026】さらに、オン・オフ切替手段は、正相入力端子においてトランスインピーダンスアンプ2の出力信号Voutを入力し、かつ、逆相入力端子において第一の基準電圧V1を入力する第一のコンパレータ3と、正相

本学電圧 V I を入力する第一のコンパレータ3と、正相入力端子においてトランスインピーダンスアンプ2の出力信号 V Outを入力し、かつ、逆相入力端子において第二の基準電圧 V 2を入力する第二のコンパレータ4と、第一のコンパレータ3の出力に応じて第二のトランジスタTR1をオン・オフする第一のフリップ・フロップ回路5と、第二のコンパレータ4の出力に応じて第三のトランジスタTR2をオン・オフする第二のフリップ・フロップ回路6と、からなっている。

【0027】第一及び第二のコンパレータ3、4の出力は、第一及び第二のフリップ・フロップ回路5、6のC端子にそれぞれ入力される。第一及び第二のフリップ・フロップ回路5、6のD端子はともにハイレベルにブルアップされている。

【0028】第一のフリップ・フロップ回路5のQ端子は第二のトランジスタTR1のゲート端子に接続されており、第二のフリップ・フロップ回路6のQ端子は第三のトランジスタTR2のゲート端子に接続されている。【0029】また、第一及び第二のフリップ・フロップ回路5、6の各R端子には、外部からリセット信号が入力される。リセット信号が入力されると、第一及び第二

のフリップ・フロップ回路5、6は初期化される。

【0030】以上のような構成を有する本実施形態に係るパースト光受信回路の動作を以下に説明する。

【0031】図1において、第二のトランジスタTR1 及び第三のトランジスタTR2は、初期状態において は、OFFになっている。従って、初期状態におけるト ランスインピーダンスアンプ2の帰還抵抗は、入力電流 Iinが小さい場合には第一の帰還抵抗R1に等しい。ま た、入力電流Iinが大きくなり、ダイオードRCが導通 状態になった場合には、トランスインピーダンスアンプ 10 2の帰還抵抗は抵抗R2に等しくなる。

【0032】図2は、初期状態におけるトランスインビーダンスアンプ2の入出力特性、すなわち、入力電流(Iin)と出力電圧(Vout)との関係を示す。入力電流Ifに対応する出力電圧VfはダイオードRCの順方向電圧を示し、Iin≥Ifの時、ダイオードRCが導通状態となっていることを示す。

【0033】パースト光信号が入力し、入力電流 I i n が第一の基準電流 I 1 よりも高くなると、トランスイン ビーダンスアンプ 2 の出力電圧 V o u t が第一の基準電 20 圧 V 1 を超えるため、第一のコンパレータ 3 の出力はハイレベルとなる。

【0034】これに伴い、第一のフリップ・フロップ回路5のQ端子もハイレベルに変化し、Q端子とゲート端子において接続している第二のMOSトランジスタTR1はON状態になる。第二のMOSトランジスタTR1がONになることによって、トランスインビーダンスアンプ2の帰還抵抗は第一の帰還抵抗R1と第二の帰還抵抗R3との並列抵抗と等価になる。

【0035】さらに、入力電流 Iinが第二の基準電流 30 I2よりも高くなると、トランスインピーダンスアンプ 2の出力電圧 Voutが第二の基準電圧 V2を超えるため、第二のコンパレータ 4 の出力はハイレベルとなる。

【0036】これに伴い、第二のフリップ・フロップ回路6のQ端子もハイレベルに変化し、Q端子とゲート端子において接続している第三のMOSトランジスタTR2はON状態となる。第三のMOSトランジスタTR2がONになることによって、トランスインビーダンスアンプ2の帰還抵抗は第一の帰還抵抗R1と第二の帰還抵抗R3と第三の帰還抵抗R4との並列抵抗と等価になる。

【0037】以上の動作は、リセット信号が第一及び第二のフリップ・フロップ回路5、6の各R端子に入力された後、最初の1ビット目において行われる。

【0038】図3は、バースト光信号の各入力レベルに応じたタイムチャートである。

【0039】(a) はトランスインピーダンスアンプ2 の入力電流(Iin)の信号波形を示す。(b) はトランスインピーダンスアンプ2の出力電圧(Vout)の信号波形を示す。(c) はリセット信号の波形を示す。 (d) 及び(e) はそれぞれ第二のMOSトランジスタ TR1及び第三のMOSトランジスタ TR2のゲート電位のON/OFF 状態を示す。 (f) はトランスインピーダンスアンプ2の総帰還抵抗 (Rf) の値を示す。図3において、「//」の記号は並列抵抗であることを示す。

【0040】(b)に示す、トランスインピーダンスアンプ2の出力電圧 Voutの信号波形に示す通り、最初の1ピットにおいて、入力レベルの検出が行われ、検出された入力レベルに応じて、直ちに最適な帰還抵抗が設定される。

【0041】これによって、2ピット目以降においては、歪みのない波形が出力される。

【0042】一つのバースト光信号の処理が終了すると、第一及び第二のフリップ・フロップ回路5、6の各 R端子に外部からリセット信号が入力され、帰還抵抗は 初期状態に設定される。

【0043】本実施形態に係るパースト光受信回路により、次のような効果を得ることができる。

【0044】第1の効果は、歪みの少ない出力波形を広いダイナミックレンジで得ることが可能になることである。その理由は、本実施形態に係るパースト光受信回路は、入力パワーのレベルに応じてアンブ利得すなわち帰還抵抗を任意の値に設定できる構成を有しているため、入力レベルの全範囲においてリニア増幅を行うことが可能であるからである。

【0045】特に、バースト光受信回路において多用されるDC結合系回路では、入力オフセットを有する光信号が入力されると、飽和による波形歪みの影響を受けやすいため、この第1の効果は極めて有意義である。

【0046】第2の効果は、1ビット内において瞬時に 応答することが可能であることである。その理由は、1ビット目の立ち上がりエッジにおいて入力レベルを検出し、直ちに最適な帰還抵抗に切り換える構成を有しているからである。

【0047】特に、バースト光受信回路においては、瞬時の応答は必須であるため、この第2の効果は有意義である。

【0048】第3の効果は、入力パワーレベルの異なる パースト光信号が交互に入力された場合であっても、正常にそれらを受信することが可能であることである。その理由は、リセット信号により、パースト周期毎にパースト光受信回路を初期化する構成を有しているからである。

【0049】 (第二の実施形態) 図4は、本発明の第二の実施形態に係るパースト光受信回路のプロック図である。

【 0 0 5 0 】本実施形態に係るバースト光受信回路は、 受信した光信号を電流 I inに変換する受光素子 1 と、電 50 流 I inを電圧信号に変換するトランスインピーダンスア 7

f'

30

er in the train

ンプ2と、トランスインピーダンスアンプ2に並列に接 続された第一の帰還抵抗R1と、トランスインピーダン スアンプ2に並列に接続された抵抗R2と、抵抗R2に 直列に接続されたダイオードRCと、トランスインビー ダンスアンプ2に並列に接続されている第二の帰還抵抗 R3と、ドレイン・ソース端子を介して第二の帰還抵抗 R3に直列に接続されている第二のMOSトランジスタ TR1と、トランスインピーダンスアンプ2に並列に接 続されている第三の帰還抵抗R4と、ドレイン・ソース 端子を介して第三の帰還抵抗R4に直列に接続されてい 10 る第三のMOSトランジスタTR2と、トランスインビ ーダンスアンプ2に並列に接続されている第四の帰還抵 抗R5と、ドレイン・ソース端子を介して第四の帰還抵 抗R5に直列に接続されている第四のMOSトランジス タTR3と、トランスインピーダンスアンプ2の出力信 号の値に応じて、第二のMOSトランジスタTR1の み、第二のMOSトランジスタTR1と第三のMOSト ランジスタTR2との双方、又は、第二のMOSトラン ジスタTR1と第三のMOSトランジスタTR2と第四 のMOSトランジスタTR3の全て、をオンとするオン ・オフ切替手段と、を備えている。

【0051】ダイオードRCのカソード端子は、トラン スインピーダンスアンプ2の出力端子と共通である。

【0052】さらに、オン・オフ切替手段は、正相入力 端子においてトランスインピーダンスアンプ2の出力信 号Voutを入力し、かつ、逆相入力端子において第一の 基準電圧V1を入力する第一のコンパレータ3と、正相 入力端子においてトランスインピーダンスアンプ2の出 力信号Voutを入力し、かつ、逆相入力端子において第 二の基準電圧 V2を入力する第二のコンパレータ4と、 正相入力端子においてトランスインピーダンスアンプ2 の出力信号Voutを入力し、かつ、逆相入力端子におい て第三の基準電圧V3を入力する第二のコンパレータ7 と、第一のコンパレータ3の出力に応じて第二のトラン ジスタTR1をオン・オフする第一のフリップ・フロッ プ回路5と、第二のコンパレータ4の出力に応じて第三 のトランジスタTR2をオン・オフする第二のフリップ ・フロップ回路6と、第三のコンパレータ7の出力に応 じて第四のトランジスタTR3をオン・オフする第三の フリップ・フロップ回路8と、からなっている。

【0053】第一乃至第三のコンパレータ3、4、7の 出力は、第一乃至第三のフリップ・フロップ回路5、 6、8のC端子にそれぞれ入力される。第一乃至第三の フリップ・フロップ回路5、6、8のD端子はともにハ イレベルにプルアップされている。

【0054】第一のフリップ・フロップ回路5のQ端子 は第二のトランジスタTR1のゲート端子に接続され、 第二のフリップ・フロップ回路6のQ端子は第三のトラ ンジスタTR2のゲート端子に接続され、第三のフリッ プ・フロップ回路8のQ端子は第四のトランジスタTR50がONになることによって、トランスインヒーダンスア

3のゲート端子に接続されている。

【0055】また、第一乃至第三のフリップ・フロップ 回路5、6、8の各R端子には、外部からリセット信号 が入力される。リセット信号が入力されると、第一乃至 第三のフリップ・フロップ回路5、6、8は初期化され

【0056】以上のような構成を有する本実施形態に係 るバースト光受信回路の動作を以下に説明する。

【0057】図石において、第二のトランジスタTR 1、第三のトランジスタTR2及び第四のトランジスタ TR3は、初期状態においては、OFFになっている。 従って、初期状態におけるトランスインピーダンスアン ブ2の帰還抵抗は、入力電流 I inが小さい場合には第一 の帰還抵抗R1に等しい。また、入力電流 I inが大きく なり、ダイオードRCが導通状態になった場合には、ト ランスインピーダンスアンプ2の帰還抵抗は抵抗R2に 等しくなる。

【0058】バースト光信号が入力し、入力電流 Iin が第一の基準電流 I 1よりも高くなると、トランスイン ピーダンスアンプ2の出力電圧Voutが第一の基準電 EV1を超えるため、第一のコンパレータ3の出力はハ イレベルとなる。

【0059】これに伴い、第一のブリップ・フロップ回 路5のQ端子もハイレベルに変化し、Q端子とゲート端 子において接続している第二のMOSトランジスタTR 1はON状態になる。第二のMOSトランジスタTR1 がONになることによって、トランスインピーダンスア ンプ2の帰還抵抗は第一の帰還抵抗R1と第二の帰還抵 抗R3との並列抵抗と等価になる。

【0060】さらに、入力電流 Iinが第二の基準電流 I2よりも高くなると、トランスインピーダンスアンプ 2の出力電圧Voutが第二の基準電圧V2を超えるた め、第二のコンパレータ4の出力はハイレベルとなる。 【0061】これに伴い、第二のフリップ・フロップ回 路6のQ端子もハイレベルに変化し、Q端子とゲート端 子において接続している第三のMOSトランジスタTR 2はON状態となる。第三のMOSトランジスタTR2 がONになることによって、トランスインピーダンスア ンプ2の帰還抵抗は第一の帰還抵抗R1と第二の帰還抵 40 抗R3と第三の帰還抵抗R4との並列抵抗と等価にな

【0062】さらに、入力電流Iinが第三の基準電流 I3よりも高くなると、トランスインピーダンスアンプ 2の出力電圧Voutが第三の基準電圧V3を超えるた め、第三のコンパレータ7の出力はハイレベルとなる。 【0063】これに伴い、第三のフリップ・フロップ回 路8のQ端子もハイレベルに変化し、Q端子とゲート端 子において接続している第四のMOSトランジスタTR 3はON状態となる。第四のMOSトランジスタTR3

(7)

特開2000-315923

ンプ2の帰還抵抗は第一の帰還抵抗R1と第二の帰還抵 抗R3と第三の帰還抵抗R4と第四の帰還抵抗R5の4 個の帰還抵抗の並列抵抗と等価になる。

【0064】以上の動作は、リセット信号が第一乃至第 三のフリップ・フロップ回路5、6、8の各R端子に入 力された後、最初の1ビット目において行われる。

【0065】本実施形態に係るパースト光受信回路にお いても、第一の実施形態において図3を参照して説明し た場合と同様に、最初の1ビットにおいて、入力レベル の検出が行われ、検出された入力レベルに応じて、直ち 10 に最適な帰還抵抗が設定される。

【0066】これによって、2ピット目以降において は、歪みのない波形が出力される。

【0067】一つのバースト光信号の処理が終了する と、第一乃至第三のフリップ・フロップ回路5、6、8 の各R端子に外部からリセット信号が入力され、帰還抵 抗は初期状態に設定される。

【0068】本実施形態に係るバースト光受信回路によ っても、前述の第一の実施形態に係るパースト光受信回 路と同様の効果を得ることができる。

【0069】特に、本実施形態に係るパースト光受信回 路は、第一の実施形態に係るバースト光受信回路と比較 して、第三のコンパレータ7、第三のフリップ・フロッ プ回路8、第四の帰還抵抗R5、第四のMOSトランジ スタTR3を追加的に備えることにより、トランスイン ピーダンスアンプ2に対する総帰還抵抗を4値に切り換 えることができる構成となっている。このため、帰還抵 抗を3値に切り換える構成となっている第一の実施形態 に係るバースト光受信回路と比較して、受信ダイナミッ クレンジをさらに拡大することが可能である。

【0070】本発明の技術分野における通常の知識を有 する者であれば、図1に示した第一の実施形態に係るバ ースト光受信回路及び図4に示した第二の実施形態に係 るバースト光受信回路の各構成から容易に類推し得るよ うに、帰還抵抗の数は任意の数に設定することができ

【0071】すなわち、本発明に係るバースト光受信回 路においては、Nを2以上の正の整数とすると、第一の 帰還抵抗R1の他に、第二の帰還抵抗R2から第Nの帰 還抵抗RNまでの (N-1) 個の帰還抵抗を設定するこ とが可能である。

【0072】この場合、第二の帰還抵抗R2から第Nの 帰還抵抗RNまでの(N-1)個の帰還抵抗に対応し て、第二から第Nまでの(N-1)個のMOSトランジ スタと、第二から第Nまでの(N-1)個のコンパレー タと、第二から第Nまでの(N-1)個のフリップ・フ ロップ回路とが追加的に設けられる。

【0073】このように、帰還抵抗の数を任意の数Nに 設定することにより、トランスインピーダンスアンプ2 に対する総帰還抵抗をN値に切り換えることができ、受 50 TR2 第三のMOSトランジスタ

信ダイナミックレンジの範囲を調整することが可能であ

【0074】なお、上述の第一の実施形態はN=3の場 合であり、第二の実施形態はN=4の場合である。 [0075]

【発明の効果】以上のように、本発明に係るバースト光 受信回路によれば、入力パワーのレベルに応じて帰還抵 抗を任意の値に切り替えることができるため、歪みの少 ない出力波形を広いダイナミックレンジで得ることが可 能である。

【0076】さらに、本発明に係るパースト光受信回路 によれば、1ビット目の立ち上がりエッジにおいて入力 レベルを検出し、直ちに最適な帰還抵抗に切り換える構 成を有しているため、帰還抵抗値の切り替えは1ヒット 内において瞬時に行うことが可能である。

【図面の簡単な説明】

【図1】本発明の第一の実施形態に係るパースト光受信 回路のブロック図である。

【図2】初期状態におけるトランスインピーダンスアン 20 プの入力電流 (Iin) と出力電圧 (Vout) との関 係を示すグラフである。

【図3】パースト光信号の各入力レベルに応じたタイム チャートである。

【図4】本発明の第二の実施形態に係るパースト光受信 回路のブロック図である。

【図5】従来のバースト光受信回路のブロック図であ


【図6】従来のパースト光受信回路におけるトランスイ ンピーダンスアンプの入力電流(Iin)と出力電圧 (Vout)との関係を示すグラフである。

【図7】従来のPON (Passive Optica 1 Network) の一例を示すシステムブロック図 である。

【符号の説明】

- 1 受光素子
- トランスインピーダンスアンプ
- 3 第一のコンパレータ
- 4 第二のコンパレータ
- 7 第三のコンパレータ
- 5 第一のフリップ・フロップ回路
 - 6 第二のフリップ・フロップ回路
 - 8 第三のフリップ・フロップ回路
 - R1 第一の帰還抵抗
- R 2 抵抗
- RC ダイオード
- R3 第二の帰還抵抗
- R 4 第三の帰還抵抗
- R5 第四の帰還抵抗
- TR1 第二のMOSトランジスタ

BEST AVAILABLE COPY




31: 受光素子 32: トランスインピーダンスアンプ

(9)

特開2000-315923

【図7】



21s. 21b. 21c: 加入者 23 Res 22a. 22b, 22c: 光信号 24 パースト形

フロントページの続き

(51)Int.Cl. 7

識別記号

FI

テーマコート' (参考

10/26

10/14

10/04

10/06

Fターム(参考) 5J090 AA01 AA56 CA21 CA32 FA18

GN01 GN06 HA10 HA19 HA25

HA39 HA44 HN07 HN15 KA17

KA27 KA36 SA13 TA02 TA06

5J092 AA01 AA56 CA21 CA32 FA18

HA10 HA19 HA25 HA39 HA44

KA17 KA27 KA36 SA13 TA02

TA06 UL01

5J100 JA01 KA05 LA00 LA09 LA10

QA01 QA04 SA02

5K002 AA03 CA01

THIS PAGE BLANK (USPTO)